חומרה :: VHDL :: Parser

דקדוק מלא עבור ניתוח קוד VHDL באמצעות Perl
הורד עכשיו

חומרה :: VHDL :: Parser דירוג וסיכום

פרסומת

  • Rating:
  • רישיון:
  • Perl Artistic License
  • מחיר:
  • FREE
  • שם המפרסם:
  • Greg London
  • אתר האינטרנט של המוציא לאור:
  • http://search.cpan.org/~gslondon/

חומרה :: VHDL :: Parser תגים


חומרה :: VHDL :: Parser תיאור

דקדוק מלא עבור ניתוח קוד VHDL באמצעות perl חומרה :: VHDL :: Parser הוא מודול Perl המגדיר את הדקדוק המלא צריך לנתח כל קוד VHDL. על ידי טעינת דקדוק זה, ניתן בקלות ליצור סקריפטים Perl אשר לרוץ דרך קוד VHDL ולבצע פונקציות ספציפיות. לדוגמה, hierarchy.pm משתמש בחומרה :: VHDL :: Parser כדי להעמיס את כלל הדקדוק עבור Intistiation רכיב. שינוי יחיד זה תדפיס את כל שמות הדוגמה המתרחשים בקובץ המנותק. זה עשוי להיות שימושי ליצירת סקריפט לבנות אוטומטי, או דפדפן היררכי גרפי של VHDL Design.This מודול כרגע בשחרור בטא. כל הקוד כפוף לשינוי. דוחות באגים הם ברוכים הבאים.Synopsis להשתמש בחומרה :: VHDL :: Parser; $ parser = חומרה חדשה :: VHDL :: Parser; $ parser-> filename (@argv); דרישות: · פרל


חומרה :: VHDL :: Parser תוכנה קשורה

עלינו