Verilog לממיר VHDL verilog לממיר VHDL
הורד עכשיו

Verilog לממיר VHDL דירוג וסיכום

Verilog לממיר VHDL תגים

מֵמִיר להמיר הֲמָרָה

Verilog לממיר VHDL תיאור

אתה יכול בקלות להבין מה verilog לממיר VHDL עושה על ידי קריאת שמו. זהו יישום קטן שנועד לספק לך דרך נוחה להמיר קוד Verilog לשפת התכנות VHDL. הן Verilog ו- VHDL הן תיאור חומרה שפות המציעות את השימוש המעשי שלהם במערכות אלקטרוניות ובדוגמאות של מעגל ותכנות. Verilog לממיר VHDL הוא מתרגם HDL שיכול להוכיח שימושי עבור כל מעצבי אלקטרוניקה, ומאפשרים תרגום מדויק של עיצובים Verilog לסטנדרטים תואמים VHDL. חלק מכם בוודאי מעדיפים המרה ידנית באמצעות כלי ייעודי ואתה רק יכול להיות נקודה שם, שכן VHDL שנוצר לא יכול לעבוד כראוי, הדורש רקטות ידניות נוספות אשר נועדו להבטיח תאימות סוג נתונים. היישום בנוי ב- Java והוא מסוגל לעבד קבצי verilog מרובים בבת אחת. אם קובצי הקלט נמצאים בסדר אקראי, עליך להשתמש בפונקציה 'מיון' לפני ההליך. יש פקודות ליצירת רשימות אי הכללה, ליצור ישות אחת או רכיב אחד בלבד (אלה המתאימים לראש או מודול מסוים). Verilog לממיר VHDL ניתן להפעיל רק באמצעות קונסולת הפקודה, אבל זה לא צריך להיות חוזר עבור אלה שעובדים עם שפות כגון Verilog ו- VHDL, מנוסים מספיק כדי להתמודד עם תחביר פשוט שלה. החבילה מגיעה עם דוגמה כדי להדגים כיצד ההמרה מבוצעת בפועל. קובץ Verilog קלט עובר פעולה מראש עיבוד (קובץ RTL המתאים נשמר באופן מקומי) ולאחר מכן היישום ממשיך לנתח אותו. Verilog לממיר VHDL הוא שימושי במיוחד עבור מעצבים שעובדים בסביבה שיכולה להתמודד עם שתי השפות. לחלופין, זה יכול להיות משולב ביישומים כי הם תואמים רק עם VHDL. נבדקו על ידי Mihaela Citea, עודכן לאחרונה ב -4 בינואר 2014

Verilog לממיר VHDL תוכנה קשורה